本文提供考研計算機綜合一（含計算機組成原理、數(shù)據結構）在線題庫每日一練，以下為具體內容

1、某同步總線的時鐘頻率為100MHz，寬度為32位，地址/數(shù)據線復用，每傳送一次地址或者數(shù)據占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務傳輸128位數(shù)據所需要的時間至少是（ ）。

A、20ns

B、40ns

C、50ns

D、80ns

2、程序P在機器M上的執(zhí)行時間是20秒，編譯優(yōu)化后，Р執(zhí)行的指令數(shù)減少到原來的70%，而CPI增加到原來的1.2倍，則P在M上的執(zhí)行時間是（ ）。

A、8.4秒

B、11.7秒

C、14秒

D、16.8秒

3、某計算機有16個通用寄存器，采用32位定長指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補碼表示，則Store指令中偏移量的取值范圍是（ ）。

A、-32768~+32767

B、-32767~+32768

C、-65536~+65535

D、-65535~+65536

4、若某設備中斷請求的響應和處理時間為100ns，每400ns發(fā)出一次中斷請求，中斷響應所允許的最長延遲時間為50ns，則在該設備持續(xù)工作過程中，CPU用于該設備的I/O時間占整個CPU時間的百分比至少是（ ）。

A、12.5%

B、25%

C、37.5%

D、50%

5、馮·諾依曼計算機中指令和數(shù)據均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據是（ ）。

A、指令操作碼的譯碼結果

B、指令和數(shù)據的尋址方式

C、指令周期的不同階段

D、指令和數(shù)據所在的存儲單元