考研408計(jì)算機(jī)統(tǒng)考分兩部分，80分單項(xiàng)選擇題和70分大題，滿分150分。單項(xiàng)選擇題總共80分，每小題2分，40小題。單項(xiàng)選擇題，1-10題是數(shù)據(jù)結(jié)構(gòu)部分；11-22題是計(jì)算機(jī)組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計(jì)算機(jī)網(wǎng)絡(luò)部分。綜合應(yīng)用題70分，共7小題，41和42題是數(shù)據(jù)結(jié)構(gòu)題，分值各為10分和15分；43和44題是計(jì)算機(jī)組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計(jì)算機(jī)網(wǎng)絡(luò)題，分值為9分。為了方便大家更好的來(lái)備考，小編為大家整理了“2017年408計(jì)算機(jī)考研真題”，希望可以幫助大家更好的復(fù)習(xí)408計(jì)算機(jī)考研內(nèi)容。

2017年考研408計(jì)算機(jī)統(tǒng)考考研真題

一、單項(xiàng)選擇題（第1～40小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)最符合試題要求）

11、下列排序方法中，若將順序存儲(chǔ)更換為鏈?zhǔn)酱鎯?chǔ)，則算法的時(shí)間效率會(huì)降低的是（  ）。

Ⅰ、插入排序

Ⅱ、選擇排序

Ⅲ、起泡排序

IV、希爾排序

Ⅴ、堆排序

A.僅Ⅰ、Ⅱ

B.僅Ⅱ、Ⅲ

C.僅Ⅲ、Ⅳ

D.僅Ⅳ、Ⅴ

12、假定計(jì)算機(jī)M1和M2具有相同的指令集體系結(jié)構(gòu)（ISA），主頻分別為1.5GHz和1.2GHz。在M1和M2上運(yùn)行某基準(zhǔn)程序P，平均CPI分別為2和1，則程序P在M1和M2上運(yùn)行時(shí)間的比值是（  ）。

A.0.4

B.0.625

C.1.6

D.2.5

13、某計(jì)算機(jī)主存按字節(jié)編址，由4個(gè)64M×8位的DRAM芯片采用交叉編址方式構(gòu)成，并與寬度為32位的存儲(chǔ)器總線相連，主存每次最多讀寫32位數(shù)據(jù)。若double型變量x的主存地址為804 001AH，則讀取x需要的存儲(chǔ)周期數(shù)是（  ）。

A.1

B.2

C.3

D.4

14、某C語(yǔ)言程序段如下：

for(i=0;i<=9;i++){

temp=1;

for(j=0;j<=i;j++)

temp*=a[j];

sum+=temp;

}

下列關(guān)于數(shù)組a的訪問(wèn)局部性的描述中，正確的是（  ）。

A.時(shí)間局部性和空間局部性皆有

B.無(wú)時(shí)間局部性，有空間局部性

C.有時(shí)間局部性，無(wú)空間局部性

D.時(shí)間局部性和空間局部性皆無(wú)

15、下列尋址方式中，最適合按下標(biāo)順序訪問(wèn)一維數(shù)組元素的是（  ）。

A.相對(duì)尋址

B.寄存器尋址

C.直接尋址

D.變址尋址

16、某計(jì)算機(jī)按字節(jié)編址，指令字長(zhǎng)固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個(gè)地址字段為6位，則指令字長(zhǎng)至少應(yīng)該是（  ）。

A.24位

B.26位

C.28位

D.32位

17、下列關(guān)于超標(biāo)量流水線特性的敘述中，正確的是（  ）。

Ⅰ.能縮短流水線功能段的處理時(shí)間

Ⅱ.能在一個(gè)時(shí)鐘周期內(nèi)同時(shí)發(fā)射多條指令

Ⅲ.能結(jié)合動(dòng)態(tài)調(diào)度技術(shù)提高指令執(zhí)行并行性

A.僅Ⅱ

B.僅Ⅰ、Ⅲ

C.僅Ⅱ、Ⅲ

D.Ⅰ、Ⅱ和Ⅲ

18、下列關(guān)于主存儲(chǔ)器（MM）和控制存儲(chǔ)器（CS）的敘述中，錯(cuò)誤的是（  ）。

A.MM在CPU外，CS在CPU內(nèi)

B.MM按地址訪問(wèn)，CS按內(nèi)容訪問(wèn)

C.MM存儲(chǔ)指令和數(shù)據(jù)，CS存儲(chǔ)微指令

D.MM用RAM和ROM實(shí)現(xiàn)，CS用ROM實(shí)現(xiàn)

19、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，錯(cuò)誤的是（  ）。

A.包含生成控制信號(hào)的控制部件

B.包含算術(shù)邏輯運(yùn)算部件（ALU）

C.包含通用寄存器組和取指部件

D.由組合邏輯電路和時(shí)序邏輯電路組合而成

20、下列關(guān)于多總線結(jié)構(gòu)的敘述中，錯(cuò)誤的是（  ）。

A.靠近CPU的總線速度較快

B.存儲(chǔ)器總線可支持突發(fā)傳送方式

C.總線之間須通過(guò)橋接器相連

D.PCI-Express×16采用并行傳輸方式

21、I/O指令實(shí)現(xiàn)的數(shù)據(jù)傳送通常發(fā)生在（  ）。

A.I/O設(shè)備和I/O端口之間

B.通用寄存器和I/O設(shè)備之間

C.I/O端口和I/O端口之間

D.通用寄存器和I/O端口之間

22、下列關(guān)于多重中斷系統(tǒng)的敘述中，錯(cuò)誤的是（  ）。

A.在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)中斷

B.中斷處理期間CPU處于關(guān)中斷狀態(tài)

C.中斷請(qǐng)求的產(chǎn)生與當(dāng)前指令的執(zhí)行無(wú)關(guān)

D.CPU通過(guò)采樣中斷請(qǐng)求信號(hào)檢測(cè)中斷請(qǐng)求