為方便軟考考生對嵌入式系統(tǒng)設(shè)計(jì)師考試知識(shí)點(diǎn)的檢測，希賽軟考頻道為考生整理了軟考嵌入式系統(tǒng)設(shè)計(jì)師考試經(jīng)典100題的資料，本文是軟考嵌入式系統(tǒng)設(shè)計(jì)師考試經(jīng)典100題的61-70題內(nèi)容（100題及答案解析完整版可在本文文首本文資料處或文末的資料下載欄目下載）：

61、以下關(guān)于嵌入式系統(tǒng)時(shí)鐘管理的敘述中，錯(cuò)誤的是（  ）。

A.系統(tǒng)的主時(shí)鐘可以由外部時(shí)鐘源提供，也可由外部晶體振蕩器提供

B.時(shí)鐘控制邏輯可以在不需要鎖相環(huán)的情況下產(chǎn)生慢速時(shí)鐘

C.利用鎖相環(huán)可以對輸入時(shí)鐘進(jìn)行倍頻輸出，但無法改變輸出時(shí)鐘的相位

D.可以通過軟件來控制時(shí)鐘與每個(gè)外圍模塊的連接還是斷開

62、以下關(guān)于嵌入式實(shí)時(shí)操作系統(tǒng)（RTOS）的敘述中，錯(cuò)誤的是（  ）。

A.實(shí)時(shí)性和公平性是RTOS調(diào)度器最重要的兩個(gè)指標(biāo)

B.RTOS調(diào)度器多采用基于優(yōu)先級(jí)的可搶占調(diào)度算法

C.單調(diào)速率調(diào)度算法的基本思想是任務(wù)的周期越短，優(yōu)先級(jí)越高

D.最早期限優(yōu)先算法會(huì)根據(jù)任務(wù)的截止時(shí)間來確定其優(yōu)先級(jí)

63、在進(jìn)行嵌入式系統(tǒng)硬件電路設(shè)計(jì)時(shí)，可采用（  ）增強(qiáng)電路的抗干擾能力。

A.布線時(shí)走90度折線

B.使用IC插座

C.布線時(shí)減少回路環(huán)的面積

D.閑置未用的I/O口盡量懸空

64、嵌入式系統(tǒng)硬件PCB圖設(shè)計(jì)及布線過程中應(yīng)遵循的原則不包括（  ）。

A.先復(fù)雜后簡單

B.核心器件優(yōu)先

C.高速信號(hào)優(yōu)先

D.先局部后整體

65、嵌入式系統(tǒng)中常用BIT（內(nèi)置自檢測）來檢測硬件的狀態(tài)。BIT通?？煞譃樯想夿IT、 周期BIT、啟動(dòng)BIT、維護(hù)BIT等，其中不能影響應(yīng)用軟件正常運(yùn)行的是（  ）。

A.上電BIT

B.周期BIT

C.啟動(dòng)BIT

D.維護(hù)BIT

66、將一個(gè)32位數(shù)0x12345678存儲(chǔ)到8000H?8003H四個(gè)字節(jié)單元中，若以小端模式存儲(chǔ)，則8000H存儲(chǔ)單元的內(nèi)容為（  ）。

A.0x12

B.0x21

C.0x78

D.0x87

67、RS232接口接收數(shù)據(jù)時(shí)，可以采用查詢和中斷兩種方式，其中采用中斷方式的特點(diǎn)是（  ）。

A.硬件電路簡單，易于設(shè)計(jì)

B.不長期占用CPU資源，系統(tǒng)開銷小

C.設(shè)計(jì)復(fù)雜，降低了系統(tǒng)的實(shí)時(shí)性

D.軟件設(shè)計(jì)簡單，可移植性好

68、在處理器的指令系統(tǒng)中，程序控制類指令的功能是（  ）。

A.改變程序執(zhí)行的順序

B.進(jìn)行主存和CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

69、某系統(tǒng)中采用固定優(yōu)先級(jí)調(diào)度，有3個(gè)任務(wù)，優(yōu)先級(jí)順序?yàn)閄>Y>Z，任務(wù)Z先執(zhí)行，并且運(yùn)行過程中獨(dú)占了共享資源S，在釋放S之前，任務(wù)X和Y開始運(yùn)行，X也申請資源S，Y和Z之間沒有共享資源，則三個(gè)任務(wù)執(zhí)行完成的順序是（  ）。

A.X、Y、Z

B.Y、X、Z

C.Y、Z、X

D.Z、X、Y

70、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是（  ）。

A.10MB/s

B.20MB/s

C.40MB/s

D.80MB/s