希賽網2025上半年嵌入式系統(tǒng)設計師第二期?？蓟顒右呀Y束，現(xiàn)將2025上半年嵌入式系統(tǒng)設計師第二期?？荚嚲恚☉眉夹g）分享給大家。模考試卷PDF版本可在本文文首本文資料處或文末的資料下載欄目下載。

2025上半年嵌入式系統(tǒng)設計師第二期?？荚嚲恚☉眉夹g）部分試題如下：

1、

閱讀下列說明和圖，回答問題1至問題4，將解答填入對應欄內。

【說明】

在某嵌入式系統(tǒng)中，視頻處理單元負責對接收到的外部視頻進行處理和控制。輸入包括2路HDMI視頻，在視頻處理單元中通過疊加、選擇、變換等方法輸出1路HDMI視頻。系統(tǒng)整體硬件設計框圖如圖2-1所示，包括一個FPGA和一個 DSP處理器，F(xiàn)PGA采用Xilinx公司的 Virtex-5，DSP選用國產BWDSP100處理器，HDMI 視頻采集芯片采用ADI公司的ADV7612，HDMI顯示芯片選用ADI公司的ADV7513。系統(tǒng)處理器內核1.2V電源采用DC-DC穩(wěn)壓器LTM4616EV，其他電源（2.5V，1.8V，3.3V等）采用德州儀器公司的TPS754xx。外部內存選用鎂光公司的MT47H32M16HR-25EIT，NandFlash選用S29GL128N10TA102。

問題內容：

【問題1】（4分）

（1）在電源設計中，依據LTM4616EV手冊描述，該芯片在5V供電情況下，輸出電壓可以在0.6V~5V之間任意調節(jié)，該系統(tǒng)設計中 FPGA和 DSP 的內核電壓均由該芯片提供。在輸入電壓5V的情況下輸出電壓的計算公式為

其中，VREF=0.596，RFB為芯片外部的調節(jié)電阻，若期望Vout輸出1.2V，外部調節(jié)電阻RFB應選用如下哪個阻值?

A.5.1k Ω

B.10k Ω

C.6.65kΩ

D.4.87k Ω

（2）根據HDMI視頻采集芯片手冊描述，ADV7612可支持四種頻率晶振輸入，分別是27.000MHz、28.63636MHz、24.576MHz、24.000MHz。在具體使用時需要根據設計來配置ADV7612的0x04號寄存器。ADV7612的0x04號寄存器各個Bit位的含義如表2-1所示。

OP_CH_SEL[2-0]三位用來配置HDMI視頻輸入線P35-PO（由高到低）各個位含義，對應如下:

000:P35-P24為Y/G，P23-P12為U/CrCb/B，P11-P0為V/R

001:P35-P24為Y/G,P23-P12為V/R,P11-P0為U/CrCb/B

010:P35-P24為U/CrCb/B,P23-P12為Y/G,P11-P0為V/R

011:P35-P24為VR,P23-P12為Y/G,P11-P0為U/CrCb/B

100:P35-P24為U/CrCb/B，P23-P12為V/R,P11-P0為Y/G

101:P35-P24為V/R，P23-P12為U/CrCb/B,P11-P0為Y/G

110:預留

111:預留

XTAL FREQ_SEL[ 1-0]兩位用來設置晶振頻率，對應如下：

00:27.000MHz

01:28.63636MHz

10:24.567MHz

11:24.000MHz

若該系統(tǒng)的HDMI視頻輸入線P35-PO配置為U/CrCb/B、Y/G、V/R，晶振頻率選擇為28.63636MHz，需要將ADV7612的0x04號寄存器配置為多少?（0x04號寄存器的 Bit 0、Bit 3和 Bit 4設置為0）

【問題2】（2分）

在該系統(tǒng)中，F(xiàn)PGA支持三種啟動方式，分別是JTAG、QSPI Flash和 Micro SD，需要利用FPGA的五個管腳MIO[6:2]來配置，對應的配置模式如表2-2所示。

李工設計的啟動方式電路圖如圖2-2所示。

請問：若選用QSPI Flash啟動，J1跳線帽應該連接哪兩個管腳？J2跳線帽應該連接哪兩個管腳？

【問題3】（3分）

李工在實際設計中，需要將FPGA采集到的2路HDMI視頻通過專用Link鏈路傳接到BWDSP處理器。2路HDMI輸入視頻均為1080p，即視頻采集分辨率為1920×1080，60幀（每路30幀），每個像素點數據大小為24位，整個Link鏈路最大可傳輸帶寬為5Gbps。

（1）請問實時傳輸2路1080p視頻數據的帶寬要求是多大?

（2）目前設計中的Link鏈路帶寬是否能滿足2路1080p視頻的實時傳輸要求?（“Gbps”指速度時，1Gbps = 1000Mbps，1Mbps=1000Kbps，1Kbps=1000bps）

【問題4】（6分）

李工設計的ADV7513顯示電路示意圖如圖2-3所示。

ADV7513的初始化過程描述如下：

FPGA對ADV7513的時鐘等先進行初始化，當ADV7513未連接HDMI接收設備時，ADV7513切換為掉電狀態(tài)，此時ADV7513只有IIC模塊和中斷檢測模塊處于工作狀態(tài)，F(xiàn)PGA通過讀取地址為0x42的寄存器來獲取ADV7513的HPD檢測狀態(tài)（HDMI外接設備）。當連接HDMI外接設備時，HPD引腳被拉高，觸發(fā)ADV7513的HPD中斷，ADV7513會被喚醒。ADV7513被喚醒后，F(xiàn)PGA需要向ADV7513的斷電寄存器0x41的上電標志位寫入0，以此啟動ADV7513的全部功能。

按照此初始化過程，李工設計了如圖2-4所示的ADV7513初始化流程。請根據處理邏輯，從以下選項A～I中選擇正確答案，填寫空（1）~（4）。

初始化過程的選項：

A.檢查ADV7513的HPD位是否有外接設備

B.ADV7513的IIC模塊操作

C.ADV7513時鐘初始化

D.讀取ADV7513寄存器

E.讀取ADV7513的0x42寄存器

F.拉高HPD

G.喚醒ADV7513

H.給ADV7513的0x41寄存器上電標志位寫1

I.給ADV7513的0x41寄存器上電標志位寫0

試題答案：

【問題1】

（1）B （2）0x42

【問題2】

J1跳線帽：管腳2和3

J2跳線帽：管腳1和2

【問題3】

（1）1920×1080×60×24=2.986Gbps

（2）可以滿足

【問題4】

（1）C （2）E （3）A （4）I