計(jì)算機(jī)原理2013年4月真題及答案解析（02384）

計(jì)算機(jī)原理2013年4月真題及答案解析（02384），該試卷為計(jì)算機(jī)原理自考?xì)v年真題試卷，包含答案及詳細(xì)解析。

一、單項(xiàng)選擇題(本大題共15小題，每小題2分，共30分)在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)選項(xiàng)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無(wú)分。

1.馮.諾依曼關(guān)于通用數(shù)字計(jì)算機(jī)的構(gòu)想，其核心是二進(jìn)制和 ( )

A.執(zhí)行一系列指令
B.存儲(chǔ)程序控制
C.由總線連接各個(gè)部件
D.運(yùn)算器和控制器分開(kāi)

2.設(shè)A、B、C是邏輯變量,則下面邏輯表達(dá)式中,正確的是 ( )

A.

B.

C.

D.

3.一個(gè)四選一的數(shù)據(jù)選擇器，其數(shù)據(jù)選擇輸入端有 ( )

A.1個(gè)
B.2個(gè)
C.3個(gè)
D.4個(gè)

4.某計(jì)算機(jī)系統(tǒng)用32位二進(jìn)制數(shù)表示無(wú)符號(hào)數(shù),其無(wú)符號(hào)數(shù)的表示范圍為 ( )

A.0~2³¹-1
B.0~2³²-1
C.0~2³¹
>D.0~2³²

5.若X為負(fù)數(shù),則求[X]_補(bǔ)的過(guò)程是 ( )

A.先求=[X]_原，再可得[X]_補(bǔ)=[X]_原
B.先求=[X]_原,再把數(shù)據(jù)位按位求反
C.先求=[X]_原,再把數(shù)據(jù)位按位求反后減1
D.先求=[X]_原,再把數(shù)據(jù)位按位求反后加1

6.在原碼一位乘法中,被乘數(shù)X的原碼為，乘數(shù)Y的原碼為 則乘積的符號(hào)位為 ( )

A.X₀+Y₀
B.X₀⊕Y₀
C.X₀∨Y₀
D.X₀∧Y₀

7.在下列關(guān)于定點(diǎn)數(shù)一位補(bǔ)碼乘法的敘述中，正確的是 ( )

A.被乘數(shù)的符號(hào)位和乘數(shù)的符號(hào)位同數(shù)值位一起參加運(yùn)算
B.符號(hào)位不參加乘法運(yùn)算，結(jié)果的符號(hào)位是被乘數(shù)的符號(hào)位和乘數(shù)符號(hào)位的異或
C.符號(hào)位不參加乘法運(yùn)算,根據(jù)數(shù)值位的乘法運(yùn)算結(jié)果確定結(jié)果的符號(hào)位
D.符號(hào)位參加乘法運(yùn)算,并根據(jù)數(shù)值位的乘法運(yùn)算結(jié)果改變結(jié)果的符號(hào)位

8.CPU要控制整個(gè)程序的執(zhí)行，它應(yīng)具有的基本功能是 ( )

A.程序控制、指令控制時(shí)間控制、數(shù)據(jù)加工
B.程序控制、操作控制、運(yùn)算控制數(shù)據(jù)加工
C.程序控制、操作控制時(shí)間控制、數(shù)據(jù)加工
D.程序控制操作控制、時(shí)間控制、讀寫控制

9.CPU 從內(nèi)存取出的待執(zhí)行指令暫存于 ( )

A.程序計(jì)數(shù)器
B.指令寄存器
C.存儲(chǔ)器地址寄存器
D.存儲(chǔ)器數(shù)據(jù)寄存器

10.一般來(lái)說(shuō)，執(zhí)行一條訪內(nèi)指令至少需要 ( )

A.一個(gè)CPU周期
B.兩個(gè)CPU周期
C.三個(gè)CPU周期
D.四個(gè)CPU周期

11.如果按所處位置及功能分類的話, 可把存儲(chǔ)器分為 ( )

A.半導(dǎo)體存諸器、磁表面存儲(chǔ)器和光材料存儲(chǔ)器
B.隨機(jī)存取存儲(chǔ)器順序存取存儲(chǔ)器、直接存取存儲(chǔ)器和只讀存儲(chǔ)器
C.易失性存儲(chǔ)器和非易失性存儲(chǔ)器
D.內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器

12.采用虛擬存儲(chǔ)器的主要目的是 ( )

A.提高主存的存取速度
B.擴(kuò)大用戶的存儲(chǔ)容量
C.提高外存的存取速度
D.擴(kuò)大外存的存儲(chǔ)容量

13.CPU接收I/0設(shè)備發(fā)出的狀態(tài)信息是通過(guò)CPU和I/0接口之間的 ( )

A.數(shù)據(jù)總線
B.地址總線
C.狀態(tài)總線
D.控制總線

14.程序查詢方式接口中的數(shù)據(jù)緩沖寄存器是用來(lái)暫存 ( )

A.主存向CPU傳送的數(shù)據(jù)
B.CPU向主存?zhèn)魉偷臄?shù)據(jù)
C.CPU和外設(shè)之間傳送的數(shù)據(jù)
D.外設(shè)和外設(shè)之間傳送的數(shù)據(jù)

15.常見(jiàn)顯示器的顯示標(biāo)準(zhǔn)中,表示像素個(gè)數(shù)的指標(biāo)稱為 ( )

A.像素大小
B.分辨率
C.亮度
D.灰度

二、填空題 (本大題共10小題,每小題2分,共20分)請(qǐng)?jiān)诖痤}卡上作答。

11.將計(jì)算機(jī)五大部件連接起來(lái)，成為它們之間相互傳遞信息的公共通路這種公共通路稱為_(kāi)__。

12.如果一位全加器的三個(gè)輸入端:加數(shù)A_i=1,被加數(shù)B_i =0,低位的進(jìn)位C_i =1,則本位和S_i 的值是_。

13.機(jī)器指令以什么方式提供操作數(shù)或操作數(shù)地址,稱為_(kāi)___。

14.計(jì)算機(jī)運(yùn)算器內(nèi)部通常將一些寄存器之間數(shù)據(jù)傳送的通路加以歸并,組成總線結(jié)構(gòu),其目的是為了減少____。

15.運(yùn)算器對(duì)兩個(gè)8位二進(jìn)制數(shù)進(jìn)行乘法運(yùn)算,所得到的乘積用 ____位二進(jìn)制數(shù)來(lái)表示。

16.在程序執(zhí)行前,必須將程序要執(zhí)行的第一條指令的存儲(chǔ)單元地址送入____。

17.微程序控制器的核心部件是___, 其中存放了全部機(jī)器指令的微程序。

18.采用全相聯(lián)映射或組相聯(lián)映射方法組織Cache時(shí),可能要替換一些塊,常用的替換算法有:最不經(jīng)常使用(LFU)算法、____和隨機(jī)替換算法。

19.采用程序直接控制的I/0方式中，無(wú)條件傳送方式也稱為_(kāi)___。

110.在中斷控制方式中，若有多個(gè)中斷源同時(shí)提出中斷請(qǐng)求，則中斷控制器應(yīng)先進(jìn)行____ 。

三、計(jì)算題 (本大題共5小題,每小題4分,共20分)請(qǐng)?jiān)诖痤}卡上作答。

21.用真值表證明等式。

22.求十進(jìn)制數(shù)- 113的原碼表示[X]_原，反碼表示[X]_原和補(bǔ)碼表示[X]_補(bǔ)(機(jī)器數(shù)用8位二進(jìn)制表示,并設(shè)最高位為符號(hào)位,真值為7位)。

23.已知二進(jìn)制真值X=-1110110,Y= -1001010,要求用補(bǔ)碼運(yùn)算求X-Y的真值,并寫出計(jì)算過(guò)程。 

24.設(shè)4位寄存器B的內(nèi)容為0110,內(nèi)存某單元的內(nèi)容為0011 ,依次執(zhí)行下列微操作 P1:MDR—>AP2:A +B—>AP3:A—>MDR要求:寫出執(zhí)行上述微操作后,寄存器A和B的內(nèi)容以及這些微操作所實(shí)現(xiàn)的功能。

25.設(shè)有一個(gè)存儲(chǔ)器，其地址寄存器有16位，已知每個(gè)存儲(chǔ)單元可存放8位二進(jìn)制數(shù)。要求:(1)計(jì)算出該存儲(chǔ)器的容量。(2)若該存儲(chǔ)器全部用于存放漢字信息,每個(gè)漢字采用內(nèi)碼方式存入，則該存儲(chǔ)器可存 入多少個(gè)漢字?

四、簡(jiǎn)答題 (本大題共6小題,每小題5分,共30分)請(qǐng)?jiān)诖痤}卡上作答。

31.時(shí)序邏輯電路有何特點(diǎn)?請(qǐng)列舉常用的時(shí)序邏輯電路(不少于2種)?

32.機(jī)器指令中,根據(jù)提供操作數(shù)地址的個(gè)數(shù),將指令格式分為哪幾種?并作簡(jiǎn)要說(shuō)明。

33.簡(jiǎn)述在定點(diǎn)補(bǔ)碼加、減運(yùn)算時(shí)，常用的兩種判別溢出的具體方法。

34.簡(jiǎn)述CPU設(shè)計(jì)大致應(yīng)有的五個(gè)步驟。

35.Cache和虛擬存儲(chǔ)器有什么異同點(diǎn)?

36.什么是DMA傳送?什么是DMA控制器?