本文提供2020年計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合考研真題答案及解析，以下為具體內(nèi)容

1、某微處理器芯片內(nèi)部采用哈佛結(jié)構(gòu)，其L1 Cache分為指令Cache和數(shù)據(jù)Cache兩部分，預(yù)取的指令必須放在指令Cache，緩存的數(shù)據(jù)必須放在數(shù)據(jù)Cache。關(guān)于指令Cache與數(shù)據(jù)Cache分離的設(shè)計(jì)，下述說法錯誤的是（）。

A、指令Cache只讀不寫，設(shè)計(jì)更簡單。

B、數(shù)據(jù)Cache可讀可寫，需要解決Cache一致性問題。

C、指令和數(shù)據(jù)可以共享并充分利用Cache資源。

D、可避免指令流水線“取指令”、“取數(shù)據(jù)”沖突帶來的結(jié)構(gòu)相關(guān)。

2、希望通過改進(jìn)某計(jì)算機(jī)的浮點(diǎn)數(shù)運(yùn)算部件，使其運(yùn)行某科學(xué)計(jì)算程序的性能達(dá)到原來的2倍。已知浮點(diǎn)數(shù)運(yùn)算時(shí)間占該程序總運(yùn)行時(shí)間的70%，則浮點(diǎn)數(shù)運(yùn)算部件的速度提高到原來的（）倍，即可達(dá)到整體的性能目標(biāo)。

A、2.5

B、3.5

C、4.5

D、5.5

3、有如下C語言程序段：char var1=-127;unsigned char var2=varl;執(zhí)行上述兩條語句后，var2的值為（）。

A、-127

B、127

C、128

D、129

5、行波進(jìn)位加法器的最大缺點(diǎn)在于（）。

A、無法實(shí)現(xiàn)減法運(yùn)算

B、進(jìn)位信號傳遞延遲大，速度慢

C、無法判斷溢出

D、硬件實(shí)現(xiàn)復(fù)雜，不易擴(kuò)展

6、下述定點(diǎn)數(shù)乘法運(yùn)算的實(shí)現(xiàn)方法中，速度最快的是（）。

A、布斯（Booth）法

B、原碼一位乘法

C、陣列乘法器

D、利用加法和移位指令通過軟件實(shí)現(xiàn)

7、計(jì)算機(jī)系統(tǒng)中的高速緩存（Cache）、主存、輔存（外存），可分別用下列哪些存儲器實(shí)現(xiàn)？（）

A、DRAM、SRAM、磁盤

B、SRAM、DRAM、Flash

C、SRAM、Flash、DRAM

D、Flash、EPROM、磁盤

8、Cache用于臨時(shí)存放CPU頻繁使用的主存數(shù)據(jù)，主存單元地址與Cache單元地址之間的轉(zhuǎn)換工作由（）完成。

A、硬件

B、系統(tǒng)軟件

C、應(yīng)用軟件

D、程序員

9、某指令系統(tǒng)指令長為8位，每一地址碼長3位，用擴(kuò)展操作碼技術(shù)。若指令系統(tǒng)具有2條二地址指令，20條零地址指令，則最多有（）條一地址指令。

A、12

B、13

C、14

D、15

10、下列微處理器中，不具有“指令系統(tǒng)簡單”“Load/Store結(jié)構(gòu)”、“強(qiáng)調(diào)優(yōu)化編譯技術(shù)”特點(diǎn)的是（）。

A、Intel Corei7

B、ARM Cortex-A76

C、IBM POWER9

D、龍芯3A3000